발명의 배경과 필요성
기술의 배경과 문제점
- 2차원(2D) 반도체 디바이스는 벌크(3D) 금속과의 계면에서 발생하는 높은 컨택 저항 문제로 인해 성능이 저하됩니다.
- 기존의 '톱 컨택(Top contact)' 방식은 금속과 2D 반도체 사이에 '반데르발스 갭'을 형성하여 전하 이동을 방해하는 추가적인 터널 장벽으로 작용합니다.
- 2D 소재는 표면에 결함(댕글링 본드)이 없어 기존 금속과 강한 결합을 형성하기 어려우며, 이는 컨택 저항을 높이는 주요 원인입니다.
- 기존 리소그래피 기술로는 원자 수준의 정밀한 '에지 컨택(Edge contact)' 구현이 현실적으로 매우 어렵습니다.
기술의 필요성
- 컨택 저항 문제를 근본적으로 해결하기 위해, 2D 반도체와 2D 금속 간의 순수한 에지 컨택을 형성하는 새로운 구조 및 제조 기술이 필요합니다.
- 기존 3D 금속이 아닌, 2D 반도체와 동일한 저차원 재료를 사용하여 원자적으로 완벽하게 연결된 계면을 구현해야 합니다.
- 이를 통해 반도체 소자의 성능 향상과 높은 집적도를 동시에 달성할 수 있는 획기적인 기술 개발이 시급합니다.
구현 방법
기술의 원리
- 본 발명은 동일한 조성의 물질(MoTe2)이 결정 구조에 따라 금속 또는 반도체 특성을 가질 수 있는 '다형성(Polymorphism)'을 이용합니다.
- 금속성을 띠는 1T' 상(소스/드레인)과 반도체성을 띠는 2H 상(채널)을 하나의 원자층 평면 내에서 연속적으로 성장시킵니다.
- 이 과정에서 2D 금속과 2D 반도체 사이에 원자적으로 결함 없는 '솔기 없는(seamless)' 에지 컨택이 형성되어, 반데르발스 갭과 터널 장벽 문제를 원천적으로 제거합니다.
구체적인 구현 방법
- 준비 단계: 퍼니스(Furnace) 내부에 전구체인 MoO3와 Te, 그리고 촉매 역할을 하는 NaCl을 준비합니다.
- 금속상(1T') 성장: 화학 기상 증착법(CVD)을 이용해 약 710~730℃의 높은 온도(제1 온도)로 가열하여 금속성을 띠는 1T' MoTe2(소스 및 드레인층)를 기판 위에 형성합니다.
- 반도체상(2H) 성장: 온도를 약 670℃의 낮은 온도(제2 온도)로 낮추어, 기존에 형성된 1T' MoTe2 층 사이 공간에 반도체성을 띠는 2H MoTe2(채널층)를 헤테로-에피층으로 연속 성장시킵니다.
- 완성: 이 과정을 통해 1T'-2H-1T' 구조의 'All-in-one' 2차원 이종 접합 트랜지스터가 완성됩니다.
기술의 장점
- 초저 저항 접촉: 금속과 반도체 사이의 컨택 저항을 획기적으로 낮춰 소자 효율을 극대화합니다. (쇼트키 장벽 높이 약 22meV 달성)
- 우수한 스위칭 특성: 매우 높은 On/Off 전류비(최대 10^7)를 확보하여 저전력 고성능 스위칭 소자 구현이 가능합니다.
- 높은 성능 및 신뢰성: 트랜지스터의 광반응성이 높고 높은 주파수에서도 안정적으로 작동하며, 재현성 있는 제조가 가능합니다.
- 고집적화 및 실용화: 나노미터 스케일의 초박형 구조로, 짧은 채널 효과 없이 집적도를 높일 수 있어 실용화에 유리합니다.
실험 및 결과
실험의 목적
본 연구의 실험은 MoTe2 다형체를 이용해 제작된 '1T' 동일 평면 컨택 FET'와 기존의 'Au 톱 컨택 FET'의 전기적 특성을 직접 비교하여, 본 발명 기술의 우수성을 정량적으로 입증하는 것을 목적으로 합니다.
실험 방법 및 과정
- 3단계 연속적인 헤테로 에피택시 공정을 통해 1T'-2H-1T' 구조의 MoTe2 FET 소자를 제작합니다.
- 비교를 위해 동일한 2H MoTe2 채널 위에 Au(금) 전극을 증착하여 '톱 컨택' 방식의 FET 소자를 제작합니다.
- 두 종류의 소자에 대해 온도(300K, 77K)와 게이트 전압(Vg)을 변화시키며 전류-전압 특성, 컨덕턴스, 전계 효과 이동도 등을 측정합니다.
실험 결과
실험 결과, 본 발명에 따른 '1T' 동일 평면 컨택' 방식이 기존 'Au 톱 컨택' 방식에 비해 모든 주요 성능 지표에서 월등한 특성을 보였습니다.
항목 | 1T' 동일 평면 컨택 FET | Au 톱 컨택 FET |
|---|
컨덕턴스 (300K) | 61 nS | 1.1 nS |
임계 전압 (Vg,th) | -8 V | -40 V |
On/Off 전류비 (300K) | ~10^5 | 해당 데이터 없음 |
전계 효과 이동도 (300K) | 16.2 ㎠/Vs | 4.0 ㎠/Vs |
쇼트키 장벽 높이 (qΦSB) | ~22 meV | ~150 meV |
활용 방안 및 기대효과
활용 방안
- 차세대 반도체 소자: 실리콘 반도체의 미세화 한계를 극복하는 차세대 트랜지스터 및 스위칭 소자
- 유연 및 투명 전자소자: 유연 디스플레이, 웨어러블 디바이스, 투명 터치스크린 패널
- 고성능 센서 및 광전 소자: 고감도 가스 센서, 고효율 광검출기, 태양전지
기대효과
- 기존 반도체 기술의 한계 극복: 초저전력, 고속, 고집적 소자 구현을 통해 반도체 산업의 기술적 난제를 해결합니다.
- 신시장 창출: 유연하고 투명한 전자 기기 시장을 선도하고, 사물인터넷(IoT) 시대를 가속화할 핵심 기술로 자리매김할 수 있습니다.
- 국가 기술 경쟁력 강화: 차세대 반도체 소재 및 소자 분야의 원천 기술 확보를 통해 글로벌 기술 패권 경쟁에서 우위를 점할 수 있습니다.
시장 동향
시장 규모 및 성장 전망
TMDC와 같은 2차원 소재를 활용하는 차세대 전자소자 시장은 폭발적인 성장 잠재력을 가지고 있습니다. 시장조사기관에 따르면 관련 시장은 2013년 12억 3,400만 달러에서 2019년 221억 9,200만 달러로 급격히 성장할 것으로 전망되었습니다. 비록 대면적 합성 기술의 한계로 아직 초기 단계에 있지만, 투명성 및 유연성이 요구되는 특수 분야를 중심으로 시장이 빠르게 확대될 것입니다.
(출처: ETRI, 전자통신동향분석, ETRI, 전자통신동향분석 HTML )
주요 플레이어 및 경쟁 환경
현재 2차원 소재를 이용한 상용 제품은 대부분 고가의 연구용 시료에 머물러 있으나, IBM, 삼성 등 글로벌 대기업들이 관련 응용 제품 개발에 적극적으로 투자하며 기술 선점 경쟁을 벌이고 있습니다.
기업 | 개발 내용 |
|---|
IBM | 저전력 트랜지스터 |
록히드마틴 | 해수담수화막 |
삼성 | 반도체 |
필립스 | OLED 조명 및 진단기기 |
산업 동인 및 기회 요인
- 실리콘 반도체의 물리적 한계: 기존 실리콘 반도체의 미세화 공정이 한계에 도달함에 따라, 이를 대체할 새로운 소재 및 구조에 대한 수요가 급증하고 있습니다.
- 차세대 디바이스의 등장: 유연하고 투명한 특성이 필수적인 웨어러블, 폴더블 기기, IoT 센서 등의 시장 확대가 2차원 소재 기술 개발을 촉진하고 있습니다.
- 소재 자체의 우수한 특성: TMDC 소재는 적절한 밴드갭, 높은 이동도, 구조적 안정성 등 차세대 전자소자로서 이상적인 특성을 다수 보유하고 있습니다.
다만, 고품질의 대면적 소재를 저비용으로 균일하게 생산하는 기술이 상용화의 핵심 과제로 남아있습니다. (출처: KISTEP 기술동향브리프, ScienceON )
