[특허 요약] 본 발명은 전자 디바이스에 응용 가능한 2차원(2 Dimension, 이하 2D라 한다) 이종 접합(Hetero-junction) 구조 전계 효과 트랜지스터(Field Effect Transistor, 이하 FET라 한다) 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 제 1 면저항 값을 가지며 기판의 평면 상에 위치하는소스층; 상기 소스층의 측면에 헤테로 에피층으로서 위치하며, 상기 제1 면저항 값과 다른 제 2 면저항 값을 가지는 채널층; 및 상기 채널층의 측면들 중에서 상기 소스층과 대향하는 측면에 헤테로 에피층으로서 위치하며, 상기 제1 면저항 값을 가지며 드레인층;을 포함하는 구성을 가짐으로써, FET와 같은 반도체 소자에 있어서 2D 반도체와 2D 금속의 순수한 에지 컨택을 형성할 수 있고, 이로 인해 나노 스케일의 2D 전계 효과 트랜지스터에서의 금속과 반도체 사이의 컨택 저항을 크게 낮출 수 있는 매우 뛰어난 효과를 가지게 된다.

등록번호

20190003223

출원번호

1020170083830

출원인

기초과학연구원, 포항공과대학교 산학협력단

키워드

layer, mote, contact, drain, fet