발명의 배경과 필요성

기술의 배경과 문제점

• 반도체 소자의 집적도가 기하급수적으로 증가함에 따라 DRAM 메모리 소자는 20nm 이하 급의 초미세 공정이 적용되고 있습니다.

• 소자 미세화로 커패시터 면적이 감소하면서 정전용량 확보가 어려워졌고, 이를 극복하기 위해 높은 유전율을 가진 유전체 적용이 필요합니다.

• 하지만 일반적으로 유전율과 밴드갭은 반비례 관계에 있어, 높은 유전율을 갖는 물질(예: TiO2, SrTiO3)은 밴드갭이 작아 누설전류가 증가하는 문제가 발생합니다.

• 누설전류를 막기 위해 박막을 두껍게 만들어야 하지만, 20nm 이하 공정에서는 박막 두께가 약 5nm로 제한되어 기존 고유전 물질의 적용이 어렵습니다.

기술의 필요성

• 10nm 급 초미세 DRAM 소자 개발을 위해서는 기존의 개발 방향을 넘어선 새로운 접근이 필요합니다.

• 매우 얇은 두께(약 5nm)에서도 낮은 누설전류를 확보할 수 있는 큰 밴드갭을 가지는 소재의 적용이 필수적입니다.

• 따라서 높은 유전율과 큰 밴드갭을 동시에 만족시켜 커패시터의 낮은 누설전류 특성을 확보하면서 유전상수를 증가시킬 수 있는 새로운 유전막 기술이 절실히 요구됩니다.

구현 방법

기술의 원리

• 본 발명은 BexM1-xO 화학식을 가지는 새로운 화합물 유전막을 제안합니다. 여기서 M은 Mg, Ca, Sr, Ba 등 알칼리토금속을 의미합니다.

• 이론적으로 높은 유전율과 밴드갭을 갖지만 상온에서 불안정한 암염(rocksalt) 구조의 베릴륨 산화물(BeO)을 안정적인 암염 구조를 갖는 알칼리토금속 산화물과 결합시킵니다.

• 이를 통해 상온에서도 암염 구조를 안정적으로 유지하는 고용체(solid solution)를 형성하여, 높은 유전율과 큰 밴드갭 특성을 동시에 구현하는 것이 핵심 원리입니다.

구체적인 구현 방법

본 기술의 유전막은 다음과 같은 단계로 구현됩니다.

1. 증착: 원자층 증착(ALD) 공정을 사용하여 하부 전극 위에 베릴륨 산화물과 알칼리토금속 산화물을 번갈아 쌓아 적층 구조체를 형성합니다. 이 공정은 상온에서 350℃ 사이에서 수행됩니다.

2. 열처리: 증착된 적층 구조체를 300℃에서 600℃ 사이의 온도로 열처리하여 원자들의 재배열을 유도, 안정적인 암염 구조의 BexM1-xO 유전막을 최종적으로 구현합니다.

3. 커패시터 제작: 유전막 위에 상부 전극을 형성하여 최종적으로 '하부 전극 - 유전막 - 상부 전극' 구조의 커패시터를 완성합니다.

기술의 장점

• 높은 유전율 및 큰 밴드갭 동시 달성: BeO의 조성을 최적화(x=0.1~0.32)하여 17 이상의 높은 유전율과 8eV 이상의 큰 밴드갭을 동시에 확보했습니다. 이는 기존 재료의 한계를 극복하는 핵심 장점입니다.

• 초박막 구현 및 누설전류 억제: 큰 밴드갭 덕분에 5nm 수준의 매우 얇은 두께에서도 누설전류를 효과적으로 억제할 수 있어, 초미세 공정에 매우 유리합니다.

• 우수한 공정 호환성: 3차원 구조에 균일한 박막 형성이 가능한 원자층 증착법(ALD)을 사용하고, 600℃ 이하의 비교적 낮은 공정 온도를 적용하여 기존 반도체 공정과의 호환성이 높습니다.

실험 및 결과

실험의 목적

본 연구의 실험은 제안된 BexMg1-xO 박막을 실제로 제작하여, 조성 제어의 용이성과 조성 변화에 따른 결정 구조, 밴드갭, 유전율 등 핵심적인 물리적 특성 변화를 확인하고, 기술의 유효성을 검증하는 것을 목적으로 합니다.

실험 방법 및 과정

1. TiN을 하부 전극으로 사용하여 원자층 증착법(ALD)으로 BexMg1-xO 박막을 형성했습니다.

2. BeO와 MgO의 ALD 서브사이클 비율을 조절하여 박막의 조성을 제어했습니다.

3. 상부 전극을 형성하여 커패시터를 제작한 후, 400℃에서 30분간 열처리를 진행했습니다.

4. XPS, X-선 회절, HRTEM 등 다양한 분석 방법을 통해 박막의 조성, 결정 구조, 밴드갭, 유전율을 측정했습니다.

실험 결과

실험 결과, ALD 사이클 비율 조절을 통해 BexMg1-xO 박막의 조성을 정밀하게 제어할 수 있음을 확인했습니다. 특히 BeO의 조성(x)에 따라 박막의 특성이 크게 변화했습니다.

출처: 특허 본문 표 1

BeO 조성(x)이 0.5 미만일 때 박막은 안정한 암염(rocksalt) 구조를 형성했으며, 조성이 증가할수록 밴드갭이 선형적으로 증가하는 경향을 보였습니다. 전 조성 영역에서 8eV 이상의 매우 높은 밴드갭을 나타내 누설전류 억제에 유리함을 확인했습니다.

가장 주목할 만한 결과는 유전율 변화입니다. BeO 조성(x)이 0.1에서 0.32 사이인 특정 구간에서 유전율이 17 이상으로 급격히 상승했습니다. 이는 순수 BeO나 MgO의 유전율(약 10 이하)보다 약 두 배 가까이 높은 수치로, 암염 구조 고용체 형성으로 인한 결정 구조 변화가 유전 특성을 획기적으로 개선했음을 증명합니다.

활용 방안 및 기대효과

활용 방안

• 차세대 메모리 반도체 소자의 커패시터 유전막으로 직접 활용할 수 있습니다.

• 특히, 10nm급 이하 초미세 공정이 적용되는 3D DRAM의 성능 한계를 극복할 핵심 소재로 적용 가능합니다.

• DRAM 외에도 높은 유전율과 낮은 누설전류가 동시에 요구되는 다양한 고성능 반도체 소자에 응용할 수 있습니다.

기대효과

• 기술적 파급효과: 반도체 미세화의 물리적 한계를 극복하고, 무어의 법칙을 이어갈 수 있는 새로운 기술적 돌파구를 제공합니다.

• 경제적 파급효과: 고성능, 고집적, 저전력 DRAM 개발을 가능하게 하여, 대한민국 반도체 산업의 초격차 기술 경쟁력을 유지하고 글로벌 시장 지배력을 강화하는 데 기여할 수 있습니다.

• 궁극적으로 10nm 급 고성능 DRAM 소자의 성공적인 구현을 통해 차세대 컴퓨팅, 인공지능, 모바일 기기 등 미래 산업 발전을 가속화할 것으로 기대됩니다.

시장 동향

시장 규모 및 성장 전망

DRAM 미세화 공정이 한계에 도달하면서, 본 기술과 같은 High-K(고유전율) 소재 및 관련 공정 기술의 중요성이 급격히 부각되고 있습니다. High-k 및 ALD/CVD 금속 전구체 시장은 2015년 2.2억 달러에서 연평균 17.8%의 높은 성장률을 보이며 2024년에는 9억 달러를 초과할 것으로 전망됩니다. (출처)

• DRAM 시장은 2021년 약 844억 달러 규모로, 전체 반도체 시장의 성장을 견인하는 핵심 분야입니다. (출처)

• 미래 DRAM이 3D 구조로 변화함에 따라 커패시터 재료와 전극의 혁신이 필수적이며, 특히 원자층 증착법(ALD) 수요가 크게 증가할 것입니다. (출처)

주요 플레이어 및 경쟁 환경

차세대 D램 시장 선점을 위한 글로벌 반도체 기업들의 기술 경쟁이 치열합니다. 각 기업은 미세화 한계를 극복하기 위해 3D D램으로의 전환을 서두르고 있으며, 구조와 접근 방식에서 각기 다른 전략을 취하고 있습니다. (출처)

산업 동인 및 기회 요인

1. 신기술 통합 가속화: 5G, 인공지능(AI), 사물인터넷(IoT) 등 데이터 처리량이 폭증하는 신기술의 확산은 고성능, 고용량 메모리 수요를 폭발적으로 증가시키고 있으며, 이는 High-K 소재 기술 발전의 핵심 동력입니다. (출처)

2. 차세대 메모리 기술로의 전환: 기존 2D 구조의 한계를 극복하기 위한 3D 트랜지스터 및 3D DRAM 기술 채택이 본격화되면서, 새로운 구조에 최적화된 박막 재료 및 증착 기술에 대한 수요가 크게 증가하고 있습니다.

3. 글로벌 반도체 공급망 재편: 각국의 반도체 자국 생산 노력과 투자가 확대되면서, 첨단 소재 및 장비 시장에 새로운 기회가 창출되고 있습니다. 특히 한국, 일본, 중국, 대만 등 아시아 태평양 지역이 첨단 소재 수요를 주도할 것으로 예상됩니다. (출처)