보유 특허 상세 정보를 불러오는 중입니다...
[특허 요약] 본 발명의 개념에 따른 반도체 소자는 기판, 상기 기판 상의 인접하게 배치되는 제1 이차원 물질 패턴, 제2 이차원 물질 패턴, 및 이들 사이의 거울 쌍 경계(mirror twin boundary), 상기 거울 쌍 경계 상의 채널 층, 및 상기 채널 층의 일 측 및 타 측 상에 배치되는 소스 전극 및 드레인 전극들을 포함한다.
| 특허 상태 | 등록 |
| 출원인 | 기초과학연구원, 포항공과대학교 산학협력단 |
| 발명자 | 조문호, 문건호, 안헌수, 한철희 |
| 출원번호 | 1020240077058 |
| 출원일 | 2024.06.13 |
| 등록번호 | 102863834B |
| 등록일 | 2025.09.25 |
| 중요 키워드 | semiconductor devicechannel layer |
본 발명의 개념에 따른 반도체 소자는 기판, 상기 기판 상의 인접하게 배치되는 제1 이차원 물질 패턴, 제2 이차원 물질 패턴, 및 이들 사이의 거울 쌍 경계(mirror twin boundary), 상기 거울 쌍 경계 상의 채널 층, 및 상기 채널 층의 일 측 및 타 측 상에 배치되는 소스 전극 및 드레인 전극들을 포함한다.
| 출원번호 | 출원일 |
| 2025007926 | 2025.06.11 |
| 종류코드 | |
| A1 | |
| 외부 링크 | |
연관 기술이전 로딩 중...
연관 연구자 로딩 중...