기초과학연구원(IBS, 원장 김두철) 원자제어 저차원 전자계 연구단(단장 염한웅) 조문호 부연구단장(포스텍 신소재공학과 교수) 연구팀은 반도체성과 금속성을 선택적으로 제어하여 새로운 2차원 물질을 합성하는데 성공했다. 동일한 2차원(원자층) 물질로 일부는 금속성을 띠게 하고, 일부는 반도체 성질을 갖도록 한 것이다. 원자 수준에서 이러한 반도체-금속 접합 구조를 합성한 것은 처음이다.

연구팀은 통상적인 2차원 전위 장벽¹⁾을 동일 원자층 내에서 1차원으로 구현하여, 전위 장벽을 낮춘 고성능 트랜지스터 소자를 선보였다. 기존 실리콘 반도체 소자의 경우 반도체와 금속 접합이 2차원 평면이지만, 동일 원자층 내에서의 접합은 선으로 이루어지므로 전위 장벽이 1차원이 되는 것이다. 두 물질이 접할 때 전위차 때문에 전자의 이동이 방해받는 곳이 전위 장벽이고, 이 때 발생하는 저항을 접촉 저항이라 한다. 전위 장벽이 높으면 접촉 저항도 커지고, 그만큼 반도체 소자의 성능은 떨어진다.

이로써 그래핀 등 2차원 물질로 반도체 소자를 만들 때 걸림돌이던 접촉 저항 문제를 해결할 수 있을 것으로 기대된다. 접촉 저항을 크게 줄이면 획기적인 반도체 기술개발로 이어질 수 있다.

휴대전화와 컴퓨터 등 전자제품의 소형화 추세에 따라 2차원 층상 물질은 기존의 실리콘 반도체를 대체할 차세대 반도체 소재로 주목받고 있다. 하지만 금속 전극에서 2차원 반도체 소재로 전자가 이동할 때의 경계면 차이가 자유로운 전자이동을 방해하여 성능을 저해하는 것이 문제였다.

조 부단장 연구팀은 문제해결을 위해 2차원 반도체 물질인 전이금속-칼코겐 층상 화합물(transition-metal chalcogenides)로 신물질을 합성했다. 전이금속 칼코겐 화합물은 그래핀과 유사한 2차원 층상구조 물질로 투명성과 유연성이 우수하여 차세대 전자소자로 주목받고 있다. 특히 전이금속과 칼코겐 원자 간에 다양한 화학결합이 가능하기 때문에 단일 물질로 반도체성과 금속성이라는 다른 성질을 선택적으로 구현할 수 있다. 같은 물질이라 해도 결정구조가 다르면 성질이 달라진다. 탄소로 구성된 흑연과 다이아몬드가 대표적인 예다.

연구팀은 이러한 특성에 주목하여 전이금속-칼코겐 화합물의 일종인 이텔루륨화몰리브덴(MoTe₂)을 기상 원자층 증착법(Chemical Vapor Deposition, CVD)²⁾ 으로 합성시, 증착 온도가 상대적으로 저온에서는 반도체성을, 고온에서는 금속성을 띤다는 사실을 밝혔다. 연구팀은 반도체성과 금속성을 선택적으로 제어할 뿐 아니라 동일 원자층 평면 내에 넓은 면적으로 합성하는 데도 성공하였다.

연구팀이 개발한 새로운 반도체-금속 접합 구조는 원자 수준에서 매우 균일하며, 접합 부분에서 전위 장벽이 매우 낮다. 실제로 반도체와 금속 간 접촉 저항을 기존의 10분의 1로 줄인 트랜지스터로 작동할 수 있음을 확인했다. 연구팀은 이셀레늄화텅스텐(WSe₂), 이텔루륨화텅스텐(WTe₂) 등 다른 종류의 전이금속-칼코겐 화합물에서도 반도체성과 금속성을 선택적으로 제어할 수 있음을 확인했다. 연구팀이 제안한 원자층 증착법을 통한 신물질 합성은 원자 수준에서 반도체성, 금속성의 이종 물질 접합이 가능함을 보여준다. 또한 다른 다양한 2차원 원자층 물질 합성으로 확장이 가능하여 향후 기반 기술로 활용될 수 있을 것이다.

이번 연구를 이끈 조문호 부연구단장은 "원자층 수준의 2차원 신물질 합성이 새로운 반도체 기술에 직접적으로 적용된 연구 결과"라고 밝혔다.

이번 연구성과는 과학기술분야 세계적인 학술지인 네이처 나노테크놀로지(Nature Nanotechnology, IF 38.986) 온라인판에 9월 18일 게재되었다.

▲ [그림 1] 본 연구의 다형체 원자층 물질 합성을 통한 2차원 전자소자 구현의 모식도

▲ [그림 2] 기상 원자층 증착(Chemical Vapor Deposition, CVD)시 같은 물질임에도 증착 온도를 달리해 금속과 반도체로 성질이 나뉜 이텔루륨화몰리브덴(MoTe2). MoTe2는 증착온도 710℃ 이상에서 금속성을, 670℃ 이하에서 반도체성을 띤다. 이렇게 만들어진 2차원물질은 상온에서도 동일한 성질을 유지한다. 연구진은 같은 방법으로 다른 금속화합물(WTe2, WSe2) 등에 적용해 동일한 성질이 나타남을 확인했다.

▲ [그림 3] 다형체 이텔루륨화몰리브덴 트랜지스터와 이텔루륨화몰리브덴 반도체와 금 접합 트랜지스터의 전압 비교 실험. 연구진이 개발한 반도체성과 금속성이 공존하는 다형체 이텔루륨화몰리브덴으로 이루어진 트랜지스터와 반도체 성질의 이텔루륨화몰리브덴과 금 접합으로 이루어진 트랜지스터의 비교 전압 실험으로 전자가 금속에서 반도체로 넘어갈 때의 에너지 장벽 크기를 알 수 있다. 전자 장벽의 크기가 각각 22meV, 150meV로 다형체 이텔루륨화몰리브덴 접합에서의 장벽이 훨씬 작은 것을 확인할 수 있다. 일반적인 금속과 2차원 층상 반도체의 경우 100meV에서 300meV까지의 전위장벽을 가진다.

▲ [그림 4] 본 연구의 공동 제1저자. (좌로부터) 허호석, 성지호, 시새롬.